IBM presenta el primer chip de menos de 1 nanómetro del mundo: así cambiará la inteligencia artificial y la informática del futuro
IBM acaba de romper una de las barreras tecnológicas más difíciles de la historia de la microelectrónica al presentar el primer chip de menos de 1 nanómetro del mundo. Su revolucionaria arquitectura tridimensional promete impulsar una nueva generación de procesadores más potentes y eficientes para la inteligencia artificial, la computación en la nube y los dispositivos del futuro.
Por Enrique Coperías, periodista científico
Oblea de silicio con el prototipo del primer chip de menos de 1 nanómetro desarrollado por IBM. Cortesía: IBM
La industria de los semiconductores ha vivido obsesionada durante décadas con una idea: fabricar transistores cada vez más pequeños. Esa carrera ha permitido que los teléfonos móviles sean miles de veces más potentes que los ordenadores que llevaron al ser humano a la Luna y ha impulsado el desarrollo de internet, la computación en la nube o la inteligencia artificial.
Sin embargo, a medida que las dimensiones de los componentes electrónicos se aproximan al tamaño de los átomos, esa estrategia empieza a chocar con las leyes de la física.
Ahora, IBM asegura haber encontrado una nueva forma de seguir avanzando. La compañía estadounidense ha presentado la primera tecnología de chip del mundo por debajo del nanómetro, un prototipo basado en un nodo de fabricación de 0,7 nanómetros —equivalente a siete ángstroms— que incorpora una arquitectura tridimensional completamente nueva denominada nanostack. Según la empresa, este avance permitirá mantener el ritmo de evolución de los semiconductores durante, al menos, la próxima década.
¿Qué ha conseguido IBM exactamente?
El logro supone uno de los mayores hitos de la microelectrónica de los últimos años. El nuevo chip alberga cerca de 100.000 millones de transistores en una superficie similar a la de una uña, prácticamente el doble de densidad que el chip de 2 nanómetros que IBM presentó en 2021.
Además del aumento de densidad, la compañía estima que la nueva tecnología podrá ofrecer hasta un 50 % más de rendimiento o una mejora del 70 % en eficiencia energética respecto a los actuales chips de 2 nanómetros, unas cifras especialmente relevantes en plena explosión de la inteligencia artificial (IA), cuyos enormes centros de datos consumen cantidades crecientes de electricidad.
En efecto, los complejos más avanzados dedicados exclusivamente a IA ya superan los 100 megavatios (MW) de potencia eléctrica —equivalente al consumo de unas 100.000 viviendas— y los mayores centros actualmente en construcción aspiran incluso a multiplicar varias veces esa capacidad.
¿Qué significa realmente un chip de menos de 1 nanómetro?
Aunque el anuncio habla del primer chip subnanométrico, conviene aclarar qué significa realmente esa cifra.
Hace décadas, el denominado nodo de un chip indicaba con bastante precisión el tamaño físico de algunos de sus elementos, especialmente la longitud del canal del transistor. Hoy ya no es así. Los nodos funcionan más como una etiqueta comercial que identifica una generación tecnológica determinada.
De hecho, los elementos más pequeños del nuevo chip de IBM siguen midiendo aproximadamente entre 14 y 20 nanómetros, una dimensión comparable a la de los chips más avanzados actuales. Entonces, ¿dónde está la innovación?
La respuesta está en la tercera dimensión.
Detalle del prototipo del primer chip de menos de 1 nanómetro desarrollado por IBM. Basado en la innovadora arquitectura tridimensional nanostack, este dispositivo integra cerca de 100.000 millones de transistores. Cortesía: IBM
Nanostack: la revolución consiste en construir hacia arriba
Durante décadas, los transistores se distribuyeron únicamente sobre una superficie plana, como edificios de una sola planta extendidos sobre una inmensa ciudad. Cuando ya no fue posible seguir reduciendo su tamaño sin perder prestaciones, los ingenieros comenzaron a construir hacia arriba.
Hace alrededor de diez años aparecieron los transistoresFinFET, cuya estructura recordaba a una pequeña aleta vertical. Poco después llegaron los denominados Gate-All-Around (GAA), impulsados precisamente por IBM, en los que varias láminas ultrafinas de silicio —las llamadas nanosheets— quedaban completamente rodeadas por la puerta del transistor, mejorando de forma notable el control eléctrico y reduciendo las fugas de corriente.
Esa arquitectura hizo posible los chips comerciales de 2 nanómetros que comenzaron a fabricar recientemente compañías como Samsung y TSMC. Ahora IBM propone un nuevo salto.
Transistores que forman una estructura 3D
La gran novedad de la mepresa con sede en Nueva York consiste en abandonar definitivamente la idea de que todos los transistores deben situarse en un único plano.
La nueva arquitectura, bautizada como nanostack, apila varias capas de transistores unas sobre otras formando una estructura tridimensional. Además, estas capas no quedan perfectamente alineadas, sino ligeramente desplazadas, una decisión que facilita las conexiones eléctricas entre ellas y mejora la eficiencia energética.
«Por primera vez en la historia, hacemos posible el escalado de los transistores en dirección vertical», explica Huiming Bu, ingeniero y vicepresidente de Investigación y Desarrollo Global de Semiconductores de IBM, en Science. Y James Rondinelli, científico de materiales de la Universidad Northwestern (Estados Unidos), que no participó en el trabajo, afirma en la misma revista que «es otro gran avance. Veremos cómo todas las demás empresas de semiconductores adoptan este enfoque [para el diseño de chips]».
Un enorme desafío de ingeniería
La idea parece sencilla sobre el papel, pero llevarla a la práctica ha supuesto un enorme desafío tecnológico.
Los ingenieros no pueden fabricar una segunda capa de transistores directamente encima de la primera, porque las altas temperaturas del proceso destruirían los dispositivos ya construidos. Para evitarlo, IBM fabrica dos obleas de silicio independientes y posteriormente las une mediante una capa aislante extremadamente fina y uniforme.
Después comienza un complejo proceso de grabado y transferencia entre distintos sustratos hasta obtener un único chip funcional.
«Están trabajando con obleas que miden milímetros, pero no pueden desviarse más de uno o dos nanómetros —asegura Rondinelli—. Es realmente impresionante».
Micrografías electrónicas del nuevo chip sub-1 nanómetro de IBM. Las imágenes muestran la arquitectura tridimensional nanostack y el apilamiento de láminas de silicio (nanosheets) de apenas 15 átomos de grosor. Cortesía: IBM
La ley de Moore encuentra una nueva oportunidad
Desde mediados de los años sesenta, la evolución de la informática ha estado marcada por la denominada ley de Moore, la observación realizada por el ingeniero y físico estadounidense Gordon Moore según la cual el número de transistores de un chip se duplicaría aproximadamente cada dos años.
Durante décadas esa predicción se cumplió con sorprendente precisión gracias a la reducción constante del tamaño de los transistores.
Sin embargo, numerosos expertos venían advirtiendo desde hace algunos años de que ese camino estaba llegando a su límite. Los electrones comienzan a comportarse de forma imprevisible cuando las dimensiones se acercan a la escala atómica,0 y fabricar componentes todavía más pequeños resulta extraordinariamente complejo.
La apuesta de IBM consiste precisamente en cambiar de estrategia: dejar de crecer únicamente en dos dimensiones y empezar a hacerlo en tres.
🗣️ «Con nuestra nueva arquitecturananostack no solo estamos fabricando transistores más pequeños; estamos reinventando completamente la forma de construir los chips para ofrecer mucha más potencia y eficiencia energética —afirma Jay Gambetta, director de IBM Research e IBM Fellow. Y añade—: Esta innovación, pionera en la industria, continúa el legado de IBM liderando las tecnologías de nueva generación y sienta las bases de la próxima era de la computación».
La inteligencia artificial, el gran beneficiario
La llegada de los modelos de inteligencia artificial (IA) cada vez mayores está disparando la necesidad de procesadores más rápidos y, sobre todo, mucho más eficientes.
Entrenar un gran modelo lingüístico puede requerir decenas de miles de aceleradores funcionando de forma simultánea durante semanas. Reducir el consumo energético incluso unos pocos puntos porcentuales supone un enorme ahorro económico.
IBM sostiene que la nueva arquitectura también mejora un componente fundamental para la IA: la memoriaSRAM, utilizada como memoria caché en los procesadores. Los investigadores presentaron en la conferencia internacional VLSI 2026, que se celebró en abril en Taiwán, resultados que muestran una reducción del 40 % en el tamaño ocupado por estas memorias, lo que permitirá diseñar chips más compactos y con mayor ancho de banda para mover datos.
Además, la arquitectura permite utilizar diferentes materiales en cada una de las capas apiladas, optimizando de manera independiente el rendimiento y el consumo energético de cada transistor.
Los retos que todavía quedan por abordar
Aunque el avance resulta espectacular, los propios investigadores reconocen que aún existen importantes retos antes de llegar a la producción masiva. Bu cree que el sistema podría evolucionar hacia estructuras con muchas más capas apiladas:
«Podemos apilar múltiples niveles, pero todavía necesitamos desarrollar varios elementos fundamentales y ya estamos trabajando en ellos».
Uno de esos desafíos será la disipación del calor. Cuantos más transistores se concentran en un mismo volumen, más difícil resulta evacuar la energía térmica generada.
También habrá que resolver problemas relacionados con los propios materiales. Chang-Yong Nam, científico de materiales del Laboratorio Nacional Brookhaven, en Estados Unidos, considera que el futuro exigirá replantear incluso algunos de los procesos básicos de fabricación. Según explica, las superficies deberán ser prácticamente perfectas a escala atómica, algo muy difícil de conseguir con los actuales materiales fotosensibles utilizados durante la litografía, que están compuestos por largas cadenas moleculares.
Encontrar nuevos fotoresistentes capaces de trabajar con esa precisión constituye actualmente una de las áreas más activas de investigación.
Imagen ampliada del prototipo del chip sub-1 nanómetro de IBM. Cortesía: IBM
El coste también será decisivo
Más allá de las limitaciones físicas, existe otra barrera quizá igual de importante: el dinero. Existe otra tendencia conocida como la segunda ley de Moore, según la cual el coste de construir una fábrica de chips prácticamente se duplica cada vez que se duplica la densidad de transistores.
Las instalaciones capaces de producir chips de 2 nanómetros ya rondan los 28.000 millones de dólares, una cifra al alcance de muy pocas compañías. Sin embargo, el enorme crecimiento de la inteligencia artificial está cambiando las reglas del juego.
🗣️ «La demanda de IA es tan grande que existe mercado suficiente para justificar estas tecnologías extremadamente costosas», afirma Nam.
Cuándo llegará esta tecnología al mercado
IBM no fabrica directamente los chips comerciales, sino que licencia sus tecnologías a grandes fabricantes como Samsung y TSMC. Aun así, la empresa considera que esta arquitectura podría comenzar a llegar a la producción industrial dentro de unos cinco años.
El desarrollo se está llevando a cabo en el centro de investigación que IBM mantiene junto con diversos socios en Albany (Nueva York), donde próximamente se instalará uno de los primeros sistemas de litografía ultravioleta extrema de alta apertura numérica (High-NA EUV), desarrollado por ASML, el mayor proveedor del mundo de sistemas de fotolitografía para la industria de los semiconductores, con sede en Veldhoven (Países Bajos).
Esta nueva generación de máquinas permitirá imprimir circuitos con una precisión todavía mayor, imprescindible para las futuras generaciones de semiconductores.
Por qué este avance es importante
IBM colabora además con compañías como Lam Research, Tokyo Electron y SCREEN Semiconductor Solutions en el desarrollo de los procesos necesarios para fabricar estos dispositivos.
Mientras tanto, la empresa continúa ampliando su estrategia en tecnologías avanzadas. Recientemente anunció también la creación de Anderon, la que define como la primera fundición independiente dedicada exclusivamente a chipscuánticos, con el objetivo de impulsar la fabricación de obleas para computación cuántica en Estados Unidos.
Aunque todavía faltan años para que los consumidores puedan utilizar procesadores basados en esta tecnología, el mensaje que lanza IBM es claro: la miniaturización de los chips no ha llegado a su final. Simplemente ha cambiado de dirección. Después de décadas reduciendo el tamaño de los transistores sobre una superficie plana, el futuro de la informática parece comenzar a construirse... hacia arriba.▪️(28-junio-2026)
INNOVACIÓN TECNOLÓGICA
PREGUNTAS & RESPUESTAS: Chips y Arquitectura Nanostack
🇨🇾 ¿Qué es un chip de menos de 1 nanómetro?
Es una nueva generación de tecnología de semiconductores cuyo nodo de fabricación se sitúa por debajo de 1 nanómetro. En el caso de IBM corresponde a un nodo de 0,7 nanómetros (7 ángstroms).
🇨🇾 ¿Qué es la arquitectura nanostack?
Es un nuevo diseño desarrollado por IBM que apila varias capas de transistores en tres dimensiones para aumentar la densidad, el rendimiento y la eficiencia energética.
🇨🇾 ¿Qué ventajas ofrece?
Hasta un 50 % más de rendimiento, un 70 % menos de consumo energético y una mayor densidad de transistores, lo que beneficia especialmente a la inteligencia artificial y a los centros de datos.
🇨🇾 ¿Cuándo llegará al mercado?
IBM estima que la tecnología podría comenzar a utilizarse en procesos de fabricación comerciales aproximadamente dentro de cinco años.
🇨🇾 ¿Por qué este anuncio es importante para la inteligencia artificial?
Porque permitirá fabricar procesadores más potentes y eficientes, capaces de ejecutar modelos de IA cada vez más complejos consumiendo menos energía.
LO MÁS IMPORTANTE DEL ESTUDIO, EN 30 SEGUNDOS
IBM ha desarrollado la primera tecnología de chip de menos de 1 nanómetro (0,7 nm o 7 ángstroms).
El nuevo diseño incorpora una revolucionaria arquitectura tridimensional denominada nanostack, que apila transistores en varias capas.
El prototipo integra casi 100.000 millones de transistores en una superficie similar a una uña.
Según IBM, ofrecerá hasta un 50 % más de rendimiento o un 70 % más de eficiencia energética respecto a los chips de 2 nanómetros.
La tecnología está pensada para impulsar la inteligencia artificial, la computación en la nube, los centros de datos y la próxima generación de dispositivos electrónicos.
Información facilitada por IBM
